Electronicspedia
Hey Guys,
I am Ravi, working in Semiconductor Industry as Design Engineer. I have done Masters Degree in VLSI Design.
I see a lot of students who are really interested in electronics but however when it comes to a Job they switch to software with the perception that electronics(semiconductor) industry is difficult. I am creating this YouTube channel to teach basics of digital electronics, Verilog coding, Some real world examples and Interview questions that helps you in interviews,
Cheers !!!
Please Like, Share, Comment and Subscribe to my channel for all the updates.
Glitch Free Clock Mux | Clock Mux | VLSI | What is Glitch Free Mux | GFCM | Circuit
FIFO Depth Calculation | How to Calculate FIFO Depth | Clock Domain crossing | CDC | VLSI Interview
FIFO Depth Calculation | How to Calculate FIFO Depth | Clock Domain crossing | CDC | VLSI Interview
Шкала времени в Verilog | Системная шкала времени Verilog | Директива компилятора `timescale | За...
CDC Methodology | How to Run CDC at SOC level | Clock Domain Crossings | CDC at Subsystem | VLSI
Метод сброса доменного пересечения | Метод RDC | Как исправить нарушение RDC | Вопрос для собесед...
Основы сброса доменного пересечения (RDC) | Восстановление сброса | Удаление сброса | Основы RDC ...
Verilog Blocking and Non Blocking statements | Blocking Vs Non Blocking | VLSI Interview Question
Метод стробирования тактовой частоты в СБИС | Интегрированное стробирование тактовой частоты (ICG...
Clock Gating Basics | Basics of Clock Gating | Clock Gating Techniques |Integrated Clock Gating(ICG)
Synchronous Reset and Asynchronous Reset | Synchronous Reset Vs Asynchronous Reset | What is Reset?
Asynchronous FIFO Design | Async FIFO | Basics of Asynchronous FIFO | Asynchronous FIFO Verilog
Top VLSI Interview Questions | VLSI Interview Questions and Answers | Interview Question and Answer
Synchronous FIFO Design | Basics of Synchronous FIFO | FIFO Full | FIFO Empty Explained
Пересечение доменов синхронизации FIFO (CDC) | Основы FIFO | Асинхронный FIFO | Синхронный FIFO |...
Разница между защёлкой и триггером | Разница между защёлкой и триггером | Вопросы для собеседован...
Сброс синхронизатора | Схема сброса синхронизатора | Активный сброс высокого/низкого уровня | Воп...
APB Protocol Basics Read| APB Read Transaction | APB Read Transfer | APB Waveform | APB Protocol
APB Protocol Basics Write | APB Write Transaction | APB Write Transfer | APB waveform | APB Protocol
APB Protocol Basics | APB Protocol Explained | APB Interface | APB Bus Protocol | AMBA APB Topology
Синхронизатор рукопожатий с пересечением доменов часов | Методика CDC | Вопрос для собеседования ...
Импульсный синхронизатор CDC | Синхронизация переключения между флопами | Быстрый тактовый генера...
Edge Detection Circuit | Edge Detection Logic | Positive Edge | Negative Edge | Rising Falling Edge
CDC Synchronizer | 2 flop synchronizer | Two flop synchronizer |2 stage synchronizer| VLSI Interview
Основы пересечения часовых доменов (CDC) | Методы | Метастабильность | Среднее время безотказной ...
Design Logic Gates Using Mux | Implement Logic gates using mux | Digital Electronics |VLSI interview