VLSI-LEARNINGS
активный низкий сброс и активный высокий сброс с кодом и формой сигнала
Logic Gates (AND/OR/NAND/NOR/XOR/XNOR) Verilog & Test bench compile and verify by modelsim tool.
full subtractor verilog code | verilog code for full subtractor | full subtractor test bench
![[VLSI | DIGITAL | Verilog] Design full subtractor using Full adder | full adder | full subtactor](https://ricktube.ru/thumbnail/pB0U77vJi-8/mqdefault.jpg)
[VLSI | DIGITAL | Verilog] Design full subtractor using Full adder | full adder | full subtactor
![[FIFO verilog ] underflow FIFO | overflow FIFO | full FIFO | Empty FIFO](https://ricktube.ru/thumbnail/mgckAo985lw/mqdefault.jpg)
[FIFO verilog ] underflow FIFO | overflow FIFO | full FIFO | Empty FIFO
![[VLSI | FIFO ] full and empty logic for FIFO | verilog code for FIFO | FIFO logic](https://ricktube.ru/thumbnail/XvbjSLOatSY/mqdefault.jpg)
[VLSI | FIFO ] full and empty logic for FIFO | verilog code for FIFO | FIFO logic
sequence detector 101010 | patten detector 101010 | mealy sequence detector 101010
Sequence detector 101001 overlapping mealy FSM Sequence detector
bandipur Mudumalai national park and theppakadu elephant camp
![[VLSI - VERILOG ] verilog code for counter increment by 2 | test bench for counter](https://ricktube.ru/thumbnail/0eyDIXfPT3M/mqdefault.jpg)
[VLSI - VERILOG ] verilog code for counter increment by 2 | test bench for counter
Демультиплексор в цифровой электронике | Реализация декодера 1 в 2 и 2 в 4 с помощью демультиплек...
Разработка декодера с использованием мультиплексора | Реализация декодера с использованием мульти...
mux using demux
Full subtractor using 2x1 and 4x1 and 8x1 mux
Full adder using 2x1 mux | full adder using 4x1 mux | full adder using 8x1 mux
VLSI :mealy sequence detector verilog code and test bench for 1010 and verilog programming
XNOR gate using 2x1 mux and buffer/inverter using XOR gate
XOR gate using 2x1 mux and buffer/inverter using XNOR gate
AND || OR || NOR || NAND || XOR || XNOR gate using demultiplexer
метастабильность | пересечение часового домена (CDC) относительно сброса | пересечение сброса
NOR gate using 2x1 mux l NOR gate using multiplexer
NAND gate using 2x1 mux | inverter using NAND gate | buffer using NAND gate
OR gate using 2x1 mux
AND gate using 2x1 mux
sequence detector 0010 || sequence detector 0011 overlapping mealy FSM
sequence detector 1110 || sequence detector 1111 overlapping mealy FSM
sequence detector 0110 || sequence detector 0111 overlapping mealy FSM
Детектор последовательности 1100 || Детектор последовательности 1101 перекрывающийся мучнистый FSM
детектор последовательности 1000 || детектор последовательности 1001 перекрывающийся мучнистый FSM
sequence detector 0100 || sequence detector 0101 overlapping mealy FSM