Hoà Đặng Lê Ngọc

thiết kế mạch T_LATCH từ công nghệ CMOS

thiết kệ D_LATCH theo công nghệ CMOS

thiết kế mạch parity chẳn bằng công nghệ CMOS

thiết kế bộ full_adder bằng công nghệ CMOS

thiết kế bộ half_adder theo công nghệ CMOS

thiết kế bộ MUX_2to1 bằng công nghệ CMOS

thiết kế cổng EX_OR trong công nghệ CMOS

OR 2

thiết kế cổng AND bằng công nghệ CMOS

BAI TAP GATE NOR_2 THIET KE TREN TOOL CADENCE

bai tap gate NAND_2 mo phong tren tool cadence.

gate not VLSI in cadence _ Đặng Lê Ngọc Hoà

build kernel xuat ra file ko ht ten ma sv_ Đặng Lê Ngọc Hòa_18161076

bai bao cao lab 10.1_nhom 13_ lop chieu thu 5

các nối cáp RJ45 sinh viên thực hiện Đặng Lê Ngọc Hòa - Trần Bảo Long