Manfrini

Aula 04: Criação da tabela verdade em python

Aula 03: Criação do indivíduo

Aula 01- Introdução Programação Python (Turma A)

Primeiro Projeto Quartus Prime

Etapa de gravação do FPGA

VHDL - 1

VHDL - Process

Portas Lógicas CMOS

Circuitos Lógicos em VHDL

Projeto de Extensão: Reforço Escolar para as Crianças do Lar de Laura

Computação Evolucionista - Aula 04

Computação Evolucionista - Aula 02 b

AULA 02

Vacathon 2020 - Equipe Tecnovet (UFJF / IF Sudeste MG)

Projeto - Aluna Larissa Almeida

Projeto - Aluno Vitor Meyer

4 - Máquinas de Estados - Projeto com Flip-Flop JK

Multiplexadores

Gerador de Clock com o CI 555

Revisão de Circuitos Combinacionais - 2

Revisão de Circuitos Combinacionais

LATCHES

Tinkercad - Gerador de Clock

Tinkercad - Flip Flop JK

Registradores de deslocamento

Circuitos Digitais com Tinkercad

2 - Máquina de Estados - Projeto utilizando um Flip- Flop por Estado

3 - Máquina de Estados - Projeto Máquina Vendas

Tinkercad - Acionamento Display 7 segmentos

1 - Máquina de Estados