Circuit Image

Почему 3D IC все еще упираются в стену плотности полосы пропускания?

Почему LDO Design?

Почему ЛДО?

Почему SBD с несимметричным NRZ, а не дифференциальным PAM4?

Почему ISR-SBD достигает скорости 50,4 Гбит/с на провод и менее 0,3 пДж/бит?

Почему 224G отправляется, а 448G PAM4 глохнет?

Почему этот D2D SerDes достигает 0,190 пДж/бит (в 2,5D)?

Зачем нужна эхоподавление в SBD SerDes?

Почему SBD Revolution в D2D SerDes?

Why Energy Crisis in AI SerDes?

Why CPO for AI SerDes?

Why LPO (Linear Pluggable Optics) for AI SerDes?

Why Optical Communication SerDes for AI Data Center Interconnect?

Why UCIe 3.0?

Why Not the Usual SerDes Designing NVLink-C2C?

Why NVLink?

Why Efficient SPICE Simulation Techniques for BB CDR Verification?

Why FPD Link?

Why Hunting Jitter Happens in CDR: The Role of Input Jitter and Latency?

Why LVDS IO?

Why Understanding and Optimizing Loop Latency for A CDR Design?

Why RC Oscillator?

Why A Reference-Less CDR?

Why Group Delay Optimization?

Why Slice-Based CTLE?

Why LC-Resonator CTLE as a Game Changer in High-Speed Receivers?

Why 212.5Gb/s SerDes for ~2pJ/b?​

Why 212.5Gb/s SerDes for 50dB loss?​

Why UCIe 2.0?

Why Absolute Jitter Matters for ADCs & DACs?