Школа синтеза цифровых схем
Школа синтеза цифровых схем – образовательная инициатива, созданная для быстрого освоения современных подходов к проектированию цифровых микросхем. Бесплатное обучение в Школе позволяет любому желающему заглянуть в мир разработки современных микросхем.
Программа Школы разработана на основе курса Массачусетского Технологического института (MIT): он расширен до семестра и дополнен материалами уровня университетского лабораторного практикума по реконфигурируемым микросхемам FPGA. Программа также содержит элементы курсов компьютерной архитектуры и микроархитектуры процессорных ядер, предоставляя базовые навыки использования профессиональных средств проектирования микросхем ASIC.
Особый блок программы Школы посвящен архитектуре RISC-V и предполагает занятия с учебным ядром schoolRISCV. На его примере ученики знакомятся с системой команд, изучают микроархитектуру однотактного процессора, основы проектирования и верификации процессорных модулей.
Занятие 3 (2025-26): Концепция конечного автомата в RTL-проектировании.
Занятие 2 (2025-26): Последовательностная логика на ПЛИС.
Занятие 1 (2025-26): Введение в маршрут проектирования и упражнения с комбинационной логикой.
Занятие 24 (2024-25): Введение в формальную верификацию.Сравнение с верификацией на основе симуляции
Занятие 23 (2024-25): Законченное верификационное окружение. Step-by-step проектирование и отладка.
Занятие 22 (2024-25): Введение в кэши: микроархитектура.
Занятие 21 (2024-25):Условия завершения верификации. Введение в модель функц.покрытия SystemVerilog.
Занятие 20 (2024-25): Машинное обучение в маршруте проектирования ASIC.
Занятие 19 (2024-25):Арбитры, разделение памяти между несколькими процессорными ядрами.Когерентность
Занятие 18 (2024-25): Микроархитектура конвейерного процессора на примере MIRISCV.
Занятие 17 (2024-25): Вид процессора. Архитектура RISCV. Разбор процессора schoolRISCV.
Занятие 16 (2024-25):Типовая структура верификационного окруж-ия с ООП.Роли и взаимодействие комп-ов
Занятие 15 (2024-25):Функц-ная верификация на основе транзакций. ООП для верификации цифровых устр-в
Занятие 14 (2024-25):Оптимизация физической площади FIFO с помощью SRAM.
Занятие 13 (2024-25): FIFO, протокол valid/ready, flow control и решение микроархитектурных задач.
Занятие 12 (2024-25): Микроархитектура и Буферы FIFO. Разбор работы FIFO по тактам.
Занятие 8 (2024-25): Распознавание музыки на ПЛИС.
Занятие 11 (2024-25): Функц-ная верификация, создание сценариев.Взаимодействие при помощи протоколов
Занятие 10 (2024-25): Открытый маршрут проектирования ASIC. Временной анализ и библиотеки элементов.
Занятие 9 (2024-25): Генерация звука в цифровых схемах. История развития звука в компьютерах.
Занятие 7 (2024-25): Конвейеры и систолические массивы.
Занятие 6 (2024-25): Как устроена микросхема ПЛИС. Структура и функциональные блоки современной FPGA
Занятие 3 (2024-25): Последовательностная логика на ПЛИС. Схемы с тактовым сигналом и состоянием.
Занятие 5 (2024-25): Функциональная верификация и базовая генерация случайных воздействий.
Занятие 4 (2024-25): Концепция конечного автомата в RTL-проектировании.
Занятие 2 (2024-25): Маршрут проектирования и типы верификации.Введение в функциональную верификацию
Занятие 1 (2024-25): Введение в маршрут проектирования и упражнения с комбинационной логикой.
Финальное занятие (2023-24). Подведение итогов.
Занятие 24 (2023-24)Арбитры и разделение памяти между несколькими процессорными ядрами.Когерентность
Занятие 23 (2023-24) Введение в кэши. Системные шины в современных системах на кристалле.