Layout design and post layout simulation in Spectre

Автор: Learn Circuit Design

Загружено: 2017-06-11

Просмотров: 30555

Описание:

This tutorial video covers the basics of layout design and post-layout simulation using Cadence Spectre. The demonstration is done for a CMOS inverter in UMC 180nm technology. Calibre tool has been used for the DRC, LVS and parasitic extraction. The video will be helpful for the beginners of analog circuit design.

Layout design and post layout simulation in Spectre

Доступные форматы для скачивания:

Скачать видео mp4

Информация по загрузке:

Скачать аудио mp3

Похожие видео

Cadence Virtuoso Tutorial 1 (Inverter Design)

Cadence Virtuoso Tutorial 1 (Inverter Design)

Design a CMOS inverter using Cadence Virtuoso

Design a CMOS inverter using Cadence Virtuoso

EDA3a

cadence tutorials

cadence tutorials

ФАПЧ типа I || Динамика петли

ФАПЧ типа I || Динамика петли

Lec 20: CMOS Technology

Lec 20: CMOS Technology

Layout DRC, LVS, PEX and Post Layout Simulation

Layout DRC, LVS, PEX and Post Layout Simulation

Virtuoso Tutorial Part 3: Creating the Layout (P1)

Virtuoso Tutorial Part 3: Creating the Layout (P1)

GLOBALFOUNDRIES Webinar: Analog Design Workshop for 22FDX 22nm FD SOI Technology Part 2

GLOBALFOUNDRIES Webinar: Analog Design Workshop for 22FDX 22nm FD SOI Technology Part 2

GPT-5.1 Pro Ломает Рынок ИИ! Самое Смелое Обновление OpenAI. Google В Шоке! Ход, Который Не Ждали!

GPT-5.1 Pro Ломает Рынок ИИ! Самое Смелое Обновление OpenAI. Google В Шоке! Ход, Который Не Ждали!

Phase Locked Loop Design

Phase Locked Loop Design

Создаю рабочий стол моей мечты для САПР, пайки и 3D-печати

Создаю рабочий стол моей мечты для САПР, пайки и 3D-печати

Анализ изменений в процессе КМОП и угла процесса в части каденции: 1

Анализ изменений в процессе КМОП и угла процесса в части каденции: 1

Integrated Circuit Design in 65 nm CMOS || Analog Mixed Signal (AMS) || Cadence Virtuoso

Integrated Circuit Design in 65 nm CMOS || Analog Mixed Signal (AMS) || Cadence Virtuoso

LVS (Layout vs Schematic)Check in Cadence | using Calibre | PEX | Post Layout Simulation in Virtuoso

LVS (Layout vs Schematic)Check in Cadence | using Calibre | PEX | Post Layout Simulation in Virtuoso

Layout of Inverter, Cadence Virtuoso,90 nm: Part-2

Layout of Inverter, Cadence Virtuoso,90 nm: Part-2

Lec 15: Common Collector (CC) Amplifier

Lec 15: Common Collector (CC) Amplifier

Place and Route in Cadence Innovus | full PnR flow | Cadence Innovus demo I Innovus Tutorial

Place and Route in Cadence Innovus | full PnR flow | Cadence Innovus demo I Innovus Tutorial

MULTIPLIER & FINGER

MULTIPLIER & FINGER

IC616 Virtuoso Layout demo Part 2 -- Layout of Inverter, DRC, LVS, and PEX

IC616 Virtuoso Layout demo Part 2 -- Layout of Inverter, DRC, LVS, and PEX