Похожие видео
array(10) {
[0]=>
object(stdClass)#4404 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "KkWlH7y6JVU"
["related_video_title"]=>
string(31) "Verilog. Интерфейс VGA"
["posted_time"]=>
string(19) "5 лет назад"
["channelName"]=>
string(17) "ФРТК МФТИ"
}
[1]=>
object(stdClass)#4377 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "8HNzLfccLr4"
["related_video_title"]=>
string(84) "15 Параллельные и последовательные интерфейсы"
["posted_time"]=>
string(21) "2 года назад"
["channelName"]=>
string(11) "MIR Company"
}
[2]=>
object(stdClass)#4402 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "aLgDQIL-e2Y"
["related_video_title"]=>
string(101) "Verilog. Мультиплексор. Декодер. Семисегментный индикатор."
["posted_time"]=>
string(19) "6 лет назад"
["channelName"]=>
string(17) "ФРТК МФТИ"
}
[3]=>
object(stdClass)#4409 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "lZzZKmzL-Bg"
["related_video_title"]=>
string(52) "Verilog. RAM. RAM в FPGA. Память команд"
["posted_time"]=>
string(19) "6 лет назад"
["channelName"]=>
string(17) "ФРТК МФТИ"
}
[4]=>
object(stdClass)#4388 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "fdqUwXPlBE8"
["related_video_title"]=>
string(32) "Принцип работы UART"
["posted_time"]=>
string(19) "8 лет назад"
["channelName"]=>
string(10) "Flexo Alex"
}
[5]=>
object(stdClass)#4406 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "fnO79q5FXTg"
["related_video_title"]=>
string(71) "Лекция "Интерфейсы (часть I). RS-232/422/485. SPI""
["posted_time"]=>
string(21) "3 года назад"
["channelName"]=>
string(25) "Vladimir Leonidov [BMSTU]"
}
[6]=>
object(stdClass)#4401 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "Pnvrmp70YeQ"
["related_video_title"]=>
string(47) "Verilog. Прошивка FPGA. Altera Quartus."
["posted_time"]=>
string(19) "6 лет назад"
["channelName"]=>
string(17) "ФРТК МФТИ"
}
[7]=>
object(stdClass)#4411 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "IB0jIKniXO0"
["related_video_title"]=>
string(173) "ДЕНЬ 1218. ТРАМП И ЗЕЛЕНСКИЙ ВСТРЕТЯТСЯ/ РОССИЯ СМОЖЕТ ВОЕВАТЬ ДО 2027? СЛАДКОВ НЕДОВОЛЕН АРМИЕЙ РФ"
["posted_time"]=>
string(19) "1 час назад"
["channelName"]=>
string(19) "Майкл Наки"
}
[8]=>
object(stdClass)#4387 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "UI7i8zp482E"
["related_video_title"]=>
string(90) "Урок по STM32 N20 I2C интерфейс используя библиотеку HAL"
["posted_time"]=>
string(27) "8 месяцев назад"
["channelName"]=>
string(9) "RADIOSOFT"
}
[9]=>
object(stdClass)#4405 (5) {
["video_id"]=>
int(9999999)
["related_video_id"]=>
string(11) "FAAwEfgX8Ac"
["related_video_title"]=>
string(52) "Verilog. Устройство FPGA Altera Cyclone IV"
["posted_time"]=>
string(19) "6 лет назад"
["channelName"]=>
string(17) "ФРТК МФТИ"
}
}
Verilog. Интерфейс VGA
15 Параллельные и последовательные интерфейсы
Verilog. Мультиплексор. Декодер. Семисегментный индикатор.
Verilog. RAM. RAM в FPGA. Память команд
Принцип работы UART
Лекция "Интерфейсы (часть I). RS-232/422/485. SPI"
Verilog. Прошивка FPGA. Altera Quartus.
ДЕНЬ 1218. ТРАМП И ЗЕЛЕНСКИЙ ВСТРЕТЯТСЯ/ РОССИЯ СМОЖЕТ ВОЕВАТЬ ДО 2027? СЛАДКОВ НЕДОВОЛЕН АРМИЕЙ РФ
Урок по STM32 N20 I2C интерфейс используя библиотеку HAL
Verilog. Устройство FPGA Altera Cyclone IV
