Proyecto de comunicación serial (Transmisor/Receptor) con FPGA en VHDL - [PARTE 2]
Автор: Luigi Capossela
Загружено: 2017-10-23
Просмотров: 5633
En este vídeo se muestra la parte 2 de la implementación de comunicación serial con FPGA en VHDL. Se muestra primera parte de programación del proyecto en VHDL. El proyecto consta de varios bloques lógicos para realizar una tarea determinada. En esta primera parte se explica el planteamiento del problema, teoría de componentes y propuesta de la solución. Se utiliza la IDE de programación de Xilinx ISE.
El objetivo del proyecto es crear la comunicación serial correcta entre el PC y la FPGA.
Доступные форматы для скачивания:
Скачать видео mp4
-
Информация по загрузке: