АПС Л7. Однотактный процессор RISC-V

Лекция читалась для групп ИБ, РТ, ИКТ и КТ и посвящена синтезу процессора с однотактной микроархитектурой на основе архитектуры RISC-V. Реализуется стандартный набор целочисленных инструкций RV32I.

Основные моменты лекции:
0:40 - какие бывают микроархитектуры
1:52 - модель процессора с архитектурой RISC-V
3:32 - стандартный набор целочисленных инструкций RISC-V и способы их кодирования
8:33 - основные блоки процессора
17:36 - добавляем поддержку вычислительных инструкций типа регистр-регистр
24:48 - добавляем поддержку вычислительных инструкций типа регистр-константа
33:50 - добавляем поддержку инструкции lui (load upper immediate)
38:40 - добавляем поддержку инструкций загрузки из памяти (load)
48:03 - добавляем поддержку инструкций сохранения в память (store)
53:35 - добавляем поддержку инструкций условного перехода
1:08:40 - добавляем поддержку инструкций безусловного перехода
1:19:40 - зачем нужно останавливать program counter
1:21:04 - о работе основного дешифратора инструкций
1:25:19 - оценка производительности однотактного процессора
1:27:05 - от чего зависит производительность однотактного процессора

telegram: https://t.me/archps2021
github: https://github.com/MPSU/APS-info