Кастомизация RISC-V после записи — Зденек Пршикрыл, Codasip и Гарет Барон, Menta

Настройка RISC-V после завершения разработки — Зденек Пржикрыл, Codasip и Гарет Барон, Menta

Архитектура RISC-V стала ключевым элементом в компьютерной архитектуре, прежде всего благодаря своей открытой спецификации и, что ещё важнее, расширяемости, которая способствует инновациям и дифференциации. Спецификация RISC-V допускает лёгкую настройку с помощью модулей набора команд; однако её истинный потенциал кроется в специальных инструкциях. Часто новые инструкции, ускоряющие выполнение определённых рабочих нагрузок, определяются на ранних этапах разработки процессора. Однако существуют сценарии, когда требования к настройке нечётко определены на начальном этапе или когда специальные инструкции могут меняться в течение срока службы устройства, в котором установлен процессор. Для решения этих проблем предлагается синергетический подход, интегрирующий различные методологии и технологии. RISC-V служит архитектурой для настройки, дополняемой инструментами EDA, которые упрощают автоматизированную настройку процессора, и электронными ПЛИС, которые позволяют перепрограммировать специальные инструкции в полевых условиях. В данной презентации будет проиллюстрирован подход с использованием процессора RISC-V компании Codasip и Studio вместе с технологией e-FPGA компании Menta.