Схема сумматора с ускоренным переносом.

Данную схему я получил анализируя всё вручную. Я даже побитово сложил два значения, чтоб понять как всё происходит. Просмотрел биты, собрал схему по битам... и... она не заработала. )))

Всё оказалось не так просто. Каждый новый каскад может создать новый "флаг" переноса (для данного каскада) и я этого не учёл. Когда я добавил все недочёты, то получил стандартную схему ускоренного сумматора...

Если знать точно, что в каком-то каскаде порождается новый перенос, то все предыдущие каскады можно просто игнорировать. Но... для разных входящих значений мы не можем этого сделать. Необходимо учитывать каждое входящее значение.

00:00 - начало
01:00 - сравнение со схемой из книжки 1985-го года, и обзор сумматора.
04:34 - сравнение со схемой Линга. По видео оказывается ошибка идёт, в схеме Линга элементов больше, но вот транзисторов (наверно) меньше.
08:04 - сумматор с 8-ю каскадами (8 элементов).
09:00 - разговор сам с собой, где в конечном итоге я всё же понял что смысла делать какие-то мультиплексоры для соединений сумматоров, нет. За каждый 4-х каскадный, 8-ми каскадный, 16-ти каскадный (или более) сумматор будет потеря только на 2 проходящих элемента блока переноса. Чем больше количество сумматоров используется, тем больше потери, но и воротить могокаскадный сумматор достаточно накладно. Оптимально на 4, 8 и где-то может на 16, для уменьшения потерь (допустим для больших 64-х битных чисел или может вообще для 128-ми, 256-ти битных. Хотя там может как раз будут использоваться 32-х каскадный сумматор.
23:39 - тут ещё одна ошибка, задержка не на три, а на 2 логических элемента, всё остальное уже рассчитано.
28:18 - количество логических элементов в схеме (не транзисторов).


Связь: [email protected]
Так же можно связаться со мной на форумах Lazarus или https://gamedev.ru/users/?id=84535
Телега: @SeenkaoSerg

Поддержать канал можно через ВТБ:
2200 2414 1473 2952