O Código da Eletrônica
Canal dedicado na criação de tutoriais e video-aulas de eletronica analógica, digital e programação.
Transmissão UART por Interrupção e DMA | Sistemas Embarcados [019]
UART TX - printf no STM32 | Sistemas embarcados [018]
O Protocolo UART | Sistemas Embarcados [017]
Dominando o ADC com DMA e Timers | Sistemas Embarcados [016]
ADC na prática: polling e interrupção | Sistemas Embarcados [015]
ADC e DMA: Combinação poderosa | Sistemas Embarcados [014]
PWM no STM32: Gerando Sinais com Timer e Controlando com ADC | Sistemas Embarcados [013]
Nios II: Programando em C com Eclipse e Controlando LEDs (Parte 3)
Timers na pratica com STM32: Polling vs Interrupção | Sistemas Embarcados [012]
Introdução aos Timers no STM32| Sistemas Embarcados [011]
Nios II: Instanciando no VHDL e Compilando o Hardware (Parte 2)
Nios II: Criando seu Primeiro Sistema no Platform Designer (Parte 1)
Tutorial Nios II: Criando um Processador Softcore na FPGA (Introdução)
O Poder das Interrupções: EXTI e Debounce no STM32 | Sistemas Embarcados [010]
Interrupções externas (EXTI) do STM32 | Sistemas Embarcados [009]
O Hardware das GPIOs do STM32 | Sistemas embarcados [008]
Configuração Prática do Clock no CubeIDE | Sistemas Embarcados [007]
Gerenciamento de Clock no STM32| Sistemas Embarcados [006]
Gowin Analyzer Oscilloscope - analisador lógico integrado da GOWIN
STM32 exemplo 1: UART e GPIO | Sistemas Embarcados [005]
VHDL: Exibindo "Hello World" em Display LCD com FPGA Tang Nano 1K!
STM32 Cortex M e HAL Drivers | Sistemas Embarcados [004]
STM32CubeIDE - Instalação e Projeto Inicial | Sistemas Embarcados e Microcontroladores [003]
Animação com FPGA: Como Programar Gráficos Dinâmicos no Tang Nano
Configurando o Ambiente Arduino IDE para STM32 | Sistemas Embarcados e Microcontroladores [002]
Introdução a Sistemas Embarcados e Microcontroladores STM32 | Fundamentos e Aplicações [001]
Será que o meu display LCD veio com defeito?
Acionando um monitor VGA com VHDL e FPGA - Demonstração
Kits de baixo custo para FPGA - Tang Nano 1k
Rotinas de Atraso em VHDL